PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-022504

(43)Date f publication of application: 24.01.1995

(51)Int.CI.

H01L 21/76 H01L 21/316

(21)Application number: 05-163695

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

02.07.1993


(72)Inventor: SUGAWARA FUMIO

(54) FORMING ELEMENT SEPARATION REGION OF SEMICONDUCTOR ELEMENT

(57)Abstract:

PURPOSE: To provide a forming method of an element separation region for a semiconductor element where it is possible to form a smooth oxide film on a bears peak section by using a single crystal silicon for the silicon to be inserted between a pad oxide film and a silicon nitride film.

CONSTITUTION: Performed are processes where oxygen ions are implanted into a P-type silicon substrate 11, an embedded silicon oxide film layer 12 is formed with the single crystal silicon layer 13 formed on the upper layer, a silicon nitride film 14 is formed, the silicon nitride film 14 is selectively removed with etching, high-temperature oxidation is performed to form a thick field oxide film 15, and the silicon nitride film 14, the single crystal silicon layer 13, and embedded silicon oxide film layer 12 are removed from the top sequentially.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-22504

(43)公開日 平成7年(1995)1月24日


(51)Int.Cl. ⁶ H 0 1 L 21/76 21/316	識別記号	庁内整理番号	FI			技術表示箇所		
		9169-4M 9169-4M 9274-4M	H01L	21/ 94	請求項の数 6	M R A OL (á	全 5 頁)	
(21)出願番号	特顧平5-163695		(71) 出願人	沖電気工	000000295 沖電気工業株式会社			
(22) 出顧日	平成5年(1993)7	月2日	(72)発明者	管原 文	区虎ノ門1丁			
			(74)代理人		清水 守	(外1名)		
						•		

(54) 【発明の名称】 半導体素子の素子分離領域の形成方法

(57)【要約】

【目的】 バッド酸化膜とシリコン窒化膜の間に挟むシリコンに単結晶シリコンを用いるようにし、平滑な酸化膜をバーズビーク部に形成し得る半導体素子の素子分離領域の形成方法を提供する。

【構成】 P型シリコン基板11に酸素イオンを注入し、上層に単結晶シリコン層13を形成したまま埋め込みシリコン酸化膜層12を形成する工程と、次いで、シリコン窒化膜14を形成する工程と、このシリコン窒化膜14を選択的にエッチング除去する工程と、高温で酸化を行ない厚いフィールド酸化膜15を形成する工程と、前記シリコン窒化膜14、単結晶シリコン層13及び埋め込みシリコン酸化膜層12を順次上層から除去する工程とを施す。



【特許請求の範囲】

【請求項1】(a)半導体基板に酸素イオンを注入し、 上層に単結晶シリコン層を形成したまま埋め込みシリコ ン酸化膜層を形成する工程と、(b)次いで、シリコン 窒化膜を形成する工程と、 (c) 該シリコン窒化膜を選 択的にエッチング除去する工程と、(d)髙温で酸化を 行ない厚いシリコン酸化膜を形成する工程と、(e)前 記シリコン窒化膜、単結晶シリコン層及び埋め込みシリ コン酸化膜層を順次上層から除去する工程とを施すこと を特徴とする半導体累子の索子分離領域の形成方法。

1

【請求項2】(a)半導体基板に酸素イオンを注入し、 上層に単結晶シリコン層を形成したまま埋め込みシリコ ン酸化膜層を形成する工程と、(b)前記単結晶シリコ ン層上にエピタキシャル成長により単結晶シリコン層を 形成する工程と、(c)次いで、シリコン窒化膜を形成 する工程と、(d) 該シリコン窒化膜を選択的にエッチ ング除去する工程と、(e)高温で酸化を行ない厚いシ リコン酸化膜を形成する工程と、(f)前記シリコン窒 化膜、単結晶シリコン層及び埋め込みシリコン酸化膜層 を願次上層から除去する工程とを施すことを特徴とする 20 00Å)をCVD法により形成する。 半導体素子の素子分離領域の形成方法。

【請求項3】 前記シリコン窒化膜を形成する工程は、 前記単結晶シリコン層に窒素イオンを注入し、前記単結 晶シリコン層の表面の部位をシリコン窒化膜に改質する ことを特徴とする請求項1又は2記載の半導体素子の素 子分離領域の形成方法。

【請求項4】 前記酸素イオンを注入した後、高温不活 性ガスでアニールを行なうことを特徴とする請求項1又 は2記載の半導体素子の素子分離領域の形成方法。

【請求項5】(a)半導体基板上にシリコン窒化膜を形 30 成する工程と、(b)次いで、酸素イオンを注入し、前 記シリコン窒化膜の下方に上層に単結晶シリコン層を形 成したまま埋め込みシリコン酸化膜層を形成する工程 と、(c)該シリコン窒化膜を選択的にエッチング除去 する工程と、(d)高温で酸化を行ない厚いシリコン酸 化膜を形成する工程と、(e)前記シリコン窒化膜、単 結晶シリコン層及び埋め込みシリコン酸化膜層を順次上 層から除去する工程とを施すことを特徴とする半導体素 子の素子分離領域の形成方法。

【請求項6】 前記酸素イオンを注入した後、髙温不活 40 性ガスでアニールを行なうことを特徴とする請求項5記 載の半導体素子の素子分離領域の形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体索子の製造方法 に係り、特にその衆子分離領域の形成方法に関する。 [0002]

【従来の技術】従来、このような分野の技術としては、 例えば、Extended Abstract 84. 1. J. Electrochem·Soc., P. 33 50 cos法に比べ、パーズピークが短いため、アクティブ

4~339, 1984 [ISOLATION PROC ESS USING POLYSILICON BUF FER LAYER FOR SCALED MOS/ VLSI」に記載されるようなものがあった。

2

【0003】従来、半導体緊子の緊子分離領域の形成方 法には、Locos法 (LocalOxidation of Silicon)が広く用いられている。しか しながら、この方法ではバースピークと呼ばれる酸化膜 が素子領域まで侵入し、素子の高密度化の妨げとなって 10 いる。これを改良する意味で、P. P. Locos法 (Pad Poly silicon Locos) (上記文献では、Poly Silicon Buff ered Locos)が提案されている。

【0004】この従来の素子分離領域の形成方法を図2 を用いて説明する。

(1)まず、図2(a)に示すように、P型(100) シリコン基板 1 に熱酸化を行い、パッド酸化膜と呼ばれ るシリコン酸化膜2を500A成長させ、次に、多結晶 シリコン膜3(1000人)、シリコン窒化膜4(20

【0005】(2)次いで、通常のホトリソグラフィ技 術を用い、レジストパターニングし(図示せず)、これ をマスクに少なくともシリコン窒化膜4を選択的にエッ チング除去し、レジストを除去し、図2(b)の構造を 得る。ととで、必要に応じてレジストを除去する前に、 あるいは別のレジストパターニングを行ない、選択的に 寄生トランジスタ(フィールドトランジスタ)の反転防 止用のイオン注入を行なう(図示せず)。なお、P型基 板の場合にはボロンを注入する。

【0006】(3)次に、1000℃の高温酸化雰囲気 で酸化を行ない、7000人の厚さのシリコン酸化膜5 (フィールド酸化膜)を形成し、図2(c)に示すよう な、形状を得る。

(4)最後に、シリコン窒化膜4、バッド多結晶シリコ ン膜3、パッドシリコン酸化膜2を除去して、図2

(d) に示すように、シリコン基体表面にシリコン酸化 膜5で形成された素子分離領域と、それらに囲まれた素 子領域が形成される。

[0007]

【発明が解決しようとする課題】しかしながら、上記し た従来の衆子分離領域の形成方法では、バッド多結晶シ リコンは多結晶シリコンのグレインの集合体であり、フ ィールド酸化を行う際、シリコン窒化膜エッチング端近 傍のシリコン窒化膜下の多結晶シリコンも一部酸化を受 ける。

【0008】その場合、均一に酸化されるのではなく、 多結晶シリコンのグレイン境界に酸化剤が拡散し、図3 に示すように、多結晶シリコングレインの転写をうけた ようにバーズビーク部が凹凸になる。更に、通常のLo

からフィールドの段差が厳しいことも相俟って、後に配 線材料をエッチングすると、配線材料が残りショートを 起こすこともある。

【0009】また、このパーズビーク部の凹凸が、後に 上側に形成される膜の立体形状(モホロジー)をも悪く なる。更に、衆子領域と衆子分離領域部の凹凸は、ゲー ト耐圧のパラツキや劣化の原因となる。本発明は、パッ ド多結晶シリコンLocos法において、フィールド酸 化時に累子領域と累子分離領域の遷移領域に形成され る、バーズビーク部の酸化膜異常(凹凸)を除去するた 10 めに、パッド酸化膜とシリコン窒化膜の間に挟むシリコ ンに単結晶シリコンを用いるようにし、平滑な酸化膜を バーズビーク部に形成し得る半導体素子の素子分離領域 の形成方法を提供することを目的とする。

[0010]

【課題を解決するための手段】本発明によれば、半導体 素子の素子分離領域の形成方法において、半導体基板に 酸素イオンを注入し、上層に単結晶シリコン層を形成し たまま埋め込みシリコン酸化膜層を形成する工程と、次 化膜を選択的にエッチング除去する工程と、高温で酸化 を行ない厚いシリコン酸化膜を形成する工程と、前記シ リコン窒化膜、単結晶シリコン層及び埋め込みシリコン 酸化膜層を順次上層から除去する工程とを施すようにし たものである。

【0011】また、半導体基板に酸素イオンを注入し、 上層に単結晶シリコン層を形成したまま埋め込みシリコ ン酸化膜層を形成する工程と、前記単結晶シリコン層上 にエピタキシャル成長により単結晶シリコン層を形成す る工程と、次いで、シリコン窒化膜を形成する工程と、 該シリコン窒化膜を選択的にエッチング除去する工程 と、高温で酸化を行ない厚いシリコン酸化膜を形成する 工程と、前記シリコン窒化膜、単結晶シリコン層及び埋 め込みシリコン酸化膜層を順次上層から除去する工程と を施すようにしたものである。

【0012】更に、半導体基板上にシリコン窒化膜を形 成する工程と、次いで、酸素イオンを注入し、前記シリ コン窒化膜の下方に上層に単結晶シリコン層を形成した まま埋め込みシリコン酸化膜層を形成する工程と、該シ リコン窒化膜を選択的にエッチング除去する工程と、高 40 には、レジストパターニングが追加される。 温で酸化を行ない厚いシリコン酸化膜を形成する工程 と、前記シリコン窒化膜、単結晶シリコン層及び埋め込 みシリコン酸化膜層を順次上層から除去する工程とを施 すようにしたものである。

[0013]

【作用】本発明によれば、上記したように、シリコン基 板内に酸素イオン注入法を用い酸化膜層を形成し、これ をパッド酸化膜として利用し、この酸素イオン注入層よ り上部のシリコン基体の結晶性が維持されるのを利用し て、この層を単結晶シリコン層として、この上層にシリ 50 子の索子分離領域の形成工程の部分断面図である。

コン窒化膜を形成し、これをフォトリソグラフィ技術を 用いパターニングして選択酸化を行う。

【0014】したがって、フィールド酸化を行なう時、 酸化剤が均一に単結晶シリコンの横、深さ方向へ拡散し ていくため、多結晶シリコンの時のように、グレインに 沿って不均一に拡散することもなく、スムーズな遷移領 域(バーズビーク部)をもつフィールド酸化膜を形成す ることができる。

[0015]

【実施例】以下、本発明の実施例について図を参照しな がら詳細に説明する。図1は本発明の第1実施例を示す 半導体素子の素子分離領域の形成工程断面図である。

(1)まず、図1 (a) に示すように、P型 (100) シリコン基板11に、酸素イオン100 を70Kev で、8×10¹¹ions/cm¹の条件で注入する。 続 いて、1050°Cの高温窒素雰囲気中でアニールを行 う。この処理を行うことにより、シリコン基板11内に シリコン基板より1500人の深さのところを中心に上 下方向に各々500人伸びる1000人の厚さの埋め込 いで、シリコン窒化膜を形成する工程と、該シリコン窒 20 みシリコン酸化膜層 1 2 と、この上層に本来のシリコン 基板11の単結晶シリコン層13(1000人)が形成 される。

> 【0016】(2)次いで、図1(b)に示すように、 CVD法により、シリコン単結晶層13上にシリコン窒 化膜14を2000A形成する。

(3)次に、通常のホトリソ技術を用い、図示しないレ ジストを用い、これをパターニングし、これをマスクに エッチング除去することにより、レジスト除去後、図1 (c) に示すように、選択的にシリコン窒化膜14を除 30 去する。その際表面側の単結晶シリコン層13も一部エ ッチングされる。

【0017】エッチングの際には、この単結晶シリコン 層13の下のシリコン酸化膜層12の一部、あるいは全 部をエッチングすることも可能であるが、できる限り単 結晶シリコン層13を残す方がパーズビーク抑制にな る。また、必要に応じて寄生トランジスタの反転防止用 のボロン(B)イオン注入を行う。これはプロセスによ るもので、先のレジスト除去前、あるいは除去後に行っ てもよいし、Nチャネル・Pチャネルを打ち分ける場合

【0018】(4)次いで、図1(d)に示すように、 髙温酸化雰囲気中(1000℃)で酸化を行い、フィー ルド酸化膜15を7000人成長させる。

(5)次に、図1(e)に示すように、シリコン窒化膜 14、単結晶シリコン層13、シリコン酸化膜層12を エッチング除去することにより、フィールド酸化膜15 で形成された素子分離領域と、これに囲まれた素子領域 が形成される。

【0019】図4は本発明の第2実施例を示す半導体素

(1)まず、図4(a)に示すように、P型(100) シリコン基板21に酸素イオン1°0°を30Kevで、 7×10¹¹ ions/cm¹ の条件で注入し、シリコン 酸化膜層22と、その上に単結晶シリコン層23が形成 される。

【0020】(2)次に、図4(b)に示すように、単 結晶シリコン層23が形成されたその基板表面に700 Aの単結晶シリコン層24をエピタキシャル成長させ 3.

(3) その後、図1 に示した高温アニールを行なっても 10 よいが、との実施例では、特に行う必要はない。アニー ルの目的は、ダメージ層(欠陥、アモルファスレイヤ ー)の回復と、シリコン酸化膜を化学量論的なSiO1 膜に行うために行なっている。第2実施例は、単結晶シ リコン層に完全に近い単結晶を形成でき、エピタキシャ ル成長中の高温で第1実施例のアニールの効果を兼ねて いる。

【0021】(4)次に、図4(c)に示すように、シ リコン窒化膜25の形成を行う。

(5)以後の工程は、第1実施例の図1(c)の工程以 20 隆と同様であるので、ことでは省略する。図5は本発明 の第3実施例を示す半導体素子の素子分離領域の形成工 程の部分断面図である。

【0022】(1)まず、図5(a)に示すように、P 型(100)シリコン基板31に酸素イオンパワーを7 OKevで、8×10¹¹ ions/cm¹ の条件で注入 し、埋め込まれたシリコン酸化膜層32をシリコン基板 31内に形成する。33は表面に形成される単結晶シリ コン層である。

(2)次に、図5 (b)に示すように、窒素イオン¹⁴N 30 ・を20Kevで、1E18ions/cm'の条件 で、シリコン窒化膜34を600A形成する。

【0023】とのように、窒素イオン注入の場合は、注 入後は略化学量論的なシリコン窒化(Si, N。)膜を 形成することができるので、アニールは特に必要ではな い。もちもん化学量論値を達成するのに必要な注入量は 膜厚に次第である。したがって、酸素イオン注入後に高 温アニールを行なっても良いし、窒素イオン注入後に行 ってもかまわない。

【0024】(3)以後の工程は、第1実施例の図1 (c) の工程以降と同様であるので、ここでは省略す る。図6は本発明の第4実施例を示す半導体素子の素子 分離領域の形成工程の部分断面図である。上記第1、第 2及び第3の実施例では、酸素イオン注入を最初に行な っているが、この第4実施例では、シリコン窒化膜を形 成した後に、このシリコン窒化膜上から下層のシリコン 基板に酸素イオンを注入するようにしている。すなわ

(1)まず、図6(a)に示すように、P型(100) シリコン基板41にシリコン窒化膜42を2000A形 50 12,22,32,43

成する。

【0025】(2)次に、図6(b)に示すように、シ リコン窒化膜42の上方から、酸素イオン1°O°を14 OKevで、8×10¹¹ ions/cm² の条件で注入 し、シリコン窒化膜42の下方に1000人の単結晶シ リコン層44と、1000人の埋め込みシリコン酸化膜 圏43を形成する。

6

(3)以後の工程は、第1実施例の図1(c)の工程以 降と同様であるので、ことでは省略する。

【0026】なお、本発明は上記実施例に限定されるも のではなく、本発明の趣旨に基づいて種々の変形が可能 であり、これらを本発明の範囲から排除するものではな **ل**اي

[0027]

【発明の効果】以上、詳細に説明したように、本発明に よれば、酸素注入により、絶縁膜上に単結晶シリコンを 形成するようにしたので、フィールド酸化を行なう時、 酸化剤が均一に単結晶シリコンの横、深さ方向へ拡散し ていくため、多結晶シリコンの時のように、グレインに 沿って不均一に拡散することもなく、スムーズな遷移領 域(バーズビーク部)をもつフィールド酸化膜を形成す ることができる。

【0028】また、シリコンを用いる本来の目的であ る、変換差の少ない、つまり、パーズビークの短い素子 分離領域を形成することができる。したがって、ゲート 耐圧やゲート膜の電気的信頼性を向上することもでき、 更に、境界段差部で凹凸による上層の立体形状(モフォ ロジー)を改善し、配線間のショートも防ぐことができ

【0029】また、単結晶シリコン層上にエピタキシャ ル成長により単結晶シリコン層を形成することにより、 単結晶シリコン層の膜厚を容易に調整することができ

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す半導体索子の索子 分離領域の形成工程断面図である。

【図2】従来の半導体素子の素子分離領域の形成工程断 面図である。

【図3】従来の半導体素子の素子分離領域の斜視図であ 40

【図4】本発明の第2の実施例を示す半導体累子の累子 分離領域の形成工程断面図である。

【図5】本発明の第3の実施例を示す半導体索子の素子 分離領域の形成工程断面図である。

【図6】本発明の第4の実施例を示す半導体索子の索子 分離領域の形成工程断面図である。

【符号の説明】

11, 21, 31, 41 P型(100)シリコン基 板

シリコン酸化膜層

13, 23, 33, 44

14, 25, 34, 42

(Q)

(b)

(c)

(d) 12-

(e)

(b)

7 4 8 4 4 4 4 4 4 4 4 4 4 4

